हार्डवेयर वर्णन की भाषा
एलेक्ट्रॉनिकी में, कोई भी प्रोग्रामन भाषा जो परिपथ के डिजाइन और उसके समुचित वर्णन के लिये प्रयोग की जाती है, हार्डवेयर वर्णन की भाषा (hardware description language या HDL) कहलाती है। प्रायः इसका उपयोग डिजिटल परिपथों के डिजाइन के लिया किया जाता है।
परिचय
हार्डवेयर वर्णन की भाषाएं टेक्स्ट में लिखे व्यंजकों पर आधारित हैं। ये परिपथ की स्थान-सम्बन्धी (spatial) और समय-संबंधी (temporal) संरचना और व्यवहार का वर्नन करती हैं। 'कॉनकरेंट प्रोग्रामिंग भाषाओं' की भातिं इनमें भी 'कॉनकरेंसी' (concurrency) से सम्बन्धित जानकारी बताने की सुविधा रहती है। दूसरे 'सॉफ्टवेयर प्रोग्रामन भाषाओं' के विपरीत इनमें समय सम्बन्धी जानकारी के लिये स्पष्ट व्यवस्था है क्योंकि 'समय' किसी भी एलेक्ट्रॉनिक हार्डवेयर का प्रमुख विशेषता है।
डिजिटल परिपथ के वर्णन की दो तरीके हैं-
- (१) व्यवहारात्मक (behavioural)
- (२) कार्यात्मक (functional)
हार्डवेयर वर्णन की प्रमुख भाषाएँ
एनालॉग परिपथ की डिजाइन के लिये
| संक्षेपण | नाम | उपयोग |
|---|---|---|
| AHDL | Analog Hardware Descriptive Language (HDL) | an open analog hardware description language |
| SpectreHDL | SpectreHDL | a proprietary analogue hardware description language |
| Verilog-AMS | Verilog for Analog and Mixed-Signal | an open standard extending Verilog for analog and mixed analog/digital simulation |
| HDL-ATM | HDL-A | a proprietary analogue hardware description language |
डिजिटल परिपथ की डिजाइन के लिये
Verilog तथा VHDL दो सर्वाधिक प्रयुक्त तथा सर्वश्रेष्ट समर्थन से युक्त हार्डवेयर वर्णन की भाषाएँ हैं।
| संक्षेपण | नाम | टिप्पणी |
|---|---|---|
| ABEL | Advanced Boolean Expression Language | |
| AHDL | Altera HDL | Altera की निजी भाषा |
| AHPL | A Hardware Programing language | |
| Bluespec | high-level HDL originally based on Haskell, now with a SystemVerilog syntax | |
| C-to-Verilog | Converter from C to Verilog | |
| Confluence | a functional HDL; has been discontinued | |
| CoWareC | a C-based HDL by CoWare. Now discontinued in favor of SystemC | |
| CUPL | Universal Compiler for Programmable Logic[1] | a proprietary language from Logical Devices, Inc. |
| ELLA | no longer in common use | |
| ESys.net | .net framework written in C# | |
| Handel-C | a C-like design language | |
| HJJ | Hardware Join Java | based on Join Java |
| HML | based on SML | |
| Hydra | based on Haskell | |
| Impulse C | another C-like HDL | |
| ParC | Parallel C++ | C++ extended with HDL style threading and communication for task-parallel programming |
| JHDL | based on Java | |
| Lava | based on Haskell | |
| Lola | a simple language used for teaching | |
| M | A HDL from Mentor Graphics | |
| MyHDL | based on Python | |
| PALASM | for Programmable Array Logic (PAL) devices | |
| ROCCC 2.0 | Riverside Optimizing Compiler for Configurable Computing | Free and open-source C to HDL tool |
| RHDL | based on the Ruby programming language | |
| Ruby (hardware description language) | ||
| SystemC | a standardized class of C++ libraries for high-level behavioral and transaction modeling of digital hardware at a high level of abstraction, i.e. system-level | |
| SystemVerilog | a superset of Verilog, with enhancements to address system-level design and verification | |
| SystemTCL | SDL based on Tcl. | |
| Verilog | सर्वाधिक प्रयुक्त तथा सर्वश्रेष्ट समर्थन से युक्त HDL | |
| VHDL | VHSIC HDL | सर्वाधिक प्रयुक्त तथा सर्वश्रेष्ट समर्थन से युक्त HDL |
सन्दर्भ
- ↑ Eurich, J.P. and Roth, G. (1990): "EDIF grows up". IEEE Spectrum, Vol. 27, Issue 11, pp. 68 - 72.
बाहरी कड़ियाँ
- Verilog-AMS Technical Subcommittee
- HCT - The HDL Complexity tool, used to determine design complexity.